Vivado入门与提高（1~41）-高亚军

   这个教程应该是目前入门Vivado比较友好的入门教程了，所以本人花费了很长时间去收集视频和资料。如果对大家有用请多多支持，谢谢！

  本课程详细介绍了Xilinx新一代开发平台Vivado的使用方法，分为两大部分：入门篇和提高篇；涵盖四大主题：设计流程，时序约束（XDC），设计分析和Tcl脚本的使用；附带多个工程Demo。把Vivado “IP Centric”的设计理念贯穿其中，通过Demo显示了Vivado的强大功能和与ISE的不同之处。

资源截图（前几节的资源）：

所有视频截图：

第一节、第二节及第三节视频的资源及全部的原版视频资源请在

OpenFPGA

Vivado入门与提高

所有视频的链接如下（链接失效请留言）：

链接: https://pan.baidu.com/s/1TxpfD_peM_6CSqgcRprqfQ
提取码: b7et
已失效

2019-5-22更新
链接: https://pan.baidu.com/s/1BzmF4fLqd2PT_1bjlhksRQ
提取码: h6ns

第41讲 Tcl在Vivado中的应用（7）：非工程模式下的设计流程管理

第40讲 Tcl在Vivado中的应用（6）：工程模式下的设计流程管理

第39讲 Tcl在Vivado中的应用（5）：使用Xilinx Tcl Store

第38讲 Tcl在Vivado中的应用（4）：嵌入自定义Tcl命令

第37讲 Tcl在Vivado中的应用（3）：使用Hook Script

第36讲 Tcl在Vivado中的应用（2）：定制报告

第35讲 Tcl在Vivado中的应用（1）：编辑网表

第34讲 利用Vivado IP Integrator进行设计开发

第33讲 功耗估计和优化

第32讲 UltraFast设计方法学（11）：时序收敛之10个时序收敛技巧

第31讲 UltraFast设计方法学（10）：时序收敛之时序约束基本准则

第30讲 UltraFast设计方法学（9）：理解实现策略

第29讲 UltraFast设计方法学（8）：在Vivado中使用设计规则检查

第28讲 UltraFast设计方法学（7）：如何管理IP约束

第27讲 UltraFast设计方法学（6）：定义时钟分组

第26讲 UltraFast设计方法学（5）：时序约束

第25讲 UltraFast设计方法学（4）：RTL代码风格（2）

第24讲 UltraFast设计方法学（3）：RTL代码风格（1）

第23讲 UltraFast设计方法学（2）：时钟

第22讲 UltraFast设计方法学（1）：初识UltraFast

第21讲 综合后的设计分析（2）：时序分析

第20讲 综合后的设计分析（1）：资源与扇出分析

第19讲 约束的优先级

第18讲 设置伪路径

第17讲 设置多周期路径约束

第16讲 虚拟时钟

第15讲 设置输出延时约束

第14讲 设置输入延时约束

第13讲 创建基本时钟周期约束

第12讲 时序分析中的基本概念和术语

第11讲 与Vivado设计流程相关的一些技巧

第10讲 输入/输出和时钟规划

第9讲 编程与调试

第8讲 Vivado里最常用的5个Tcl命令

第7讲 增量实现

第6讲 实现

第5讲 综合的基本设置和综合属性

第4讲 基于ModelSim的逻辑仿真（DEMO工程文件与第三讲一致！）

第3讲 基于XSim的逻辑仿真

第2讲 用三个DEMO讲解如何在设计中使用IP

第1讲 Vivado设计流程及使用模式